CPO技术正在从数据中心网络向AI芯片内部进一步延伸。8月19日，SK海力士联合弗吉尼亚大学、麻省理工学院和南洋理工大学等机构的研究人员，在《自然电子学》上发表了一篇综述论文《用于高性能计算和人工智能的共封装光学》，系统梳理了CPO在高性能计算与AI中的发展路径，并提出将光互连推进到内存接口的长期路线。
目前，CPO主要用于芯片之间的高速互连。传统方案中，数据需先通过电信号传到设备边缘的光模块，再转换成光信号传输；而CPO则把光学器件直接放在芯片附近，缩短高速电信号的传输距离，从而降低功耗并提高带宽。SK海力士提出的下一步是继续把这条光路向内推进。
论文提出了“以光为中心”的系统架构，进一步把光链路延伸到AI加速器和内存之间。在这种架构下，GPU等计算芯片可以通过光子中介层连接更大的内存池，多个AI加速器也可以共享这些内存资源，不必各自绑定固定数量的内存。这既能缓解封装空间和电气接口数量带来的限制，也能提高内存资源的利用效率。SK海力士的目标是实现单节点超过100 Tb/s的带宽、低于1 pJ/bit的能耗以及低于10纳秒的芯片间延迟。
SK海力士此时将目光从HBM转向光互连，与AI计算系统的变化有关。过去几年，HBM成为AI芯片的重要性能增量之一，通过多层DRAM堆叠在GPU附近，大幅提高了处理器与内存之间的数据交换速度。然而，随着AI集群扩展到数千甚至更多GPU，问题从单个芯片内部转移到芯片间和服务器间的互连。计算吞吐能力大约每两年提高3倍，但同期互连带宽只提高约1.4倍，形成了新的“带宽墙”。
